臺(tái)積電：先進(jìn)封裝技術(shù)升級(jí)

晶圓代工龍頭臺(tái)積電持續(xù)擴(kuò)大整合型扇出晶圓級(jí)封裝（InFO WLP）應(yīng)用，繼去年完成整合型扇出既基板（InFO_oS）、整合型扇出既記憶體及基板（InFO_MS）等先進(jìn)封裝技術(shù)認(rèn)證及進(jìn)入量產(chǎn)階段，臺(tái)積電再針對高效能運(yùn)算（HPC）芯片推出InFO等級(jí)的系統(tǒng)單晶圓（System-on-Wafer，SoW）技術(shù)，能將HPC芯片在不需要基板及PCB情況下直接與散熱模組整合在單一封裝中。

HPC芯片是臺(tái)積電今年?duì)I運(yùn)成長主要?jiǎng)幽苤?，包括承接超微?/span>Zen 2及Zen 3架構(gòu)EPYC伺服器處理器及RDNA及RDNA 2架構(gòu)繪圖芯片、英偉達(dá)（NVIDIA）Turing及Ampere架構(gòu)繪圖芯片、賽靈思及英特爾的可程式邏輯閘陣列（FPGA）等，以及替Google或微軟等網(wǎng)路大廠打造的云端或人工智慧運(yùn)算芯片等。

臺(tái)積電除了加碼擴(kuò)增7納米及5納米等先進(jìn)制程以因應(yīng)HPC晶圓代工強(qiáng)勁需求，也同步加碼先進(jìn)封裝投資布局。其中，臺(tái)積電投入CoWoS（基板上晶圓上芯片封裝）制程研發(fā)到量產(chǎn)已有將近10年時(shí)間，主要針對高階邏輯芯片量身打造，讓HPC芯片可以獲得更大的記憶體頻寬來加速運(yùn)算效率。臺(tái)積電現(xiàn)在最先進(jìn)的CoWoS技術(shù)已可在芯片及基板的中介層（interposer）中達(dá)到5層金屬層（metal layers）及深溝槽電晶體（DTC）。

臺(tái)積電今年推出支援5納米邏輯SoC及2.5倍光罩尺寸（reticle）中介層、最高支援搭載6顆HBM2e記憶體及最高96GB容量的CoWoS技術(shù)，明年將推出支援5納米邏輯SoC及3倍光罩尺寸中介層、最高支援搭載8顆HBM2e記憶體及最高128GB容量的CoWoS技術(shù)。由于HPC芯片的生產(chǎn)排程長達(dá)半年，近期新冠肺炎疫情帶動(dòng)伺服器需求，但上半年CoWoS生產(chǎn)仍依計(jì)畫進(jìn)行，并沒有看到訂單因疫情蔓延而增加情況發(fā)生。

臺(tái)積電針對手機(jī)芯片打造的InFO封裝技術(shù)，蘋果A系列應(yīng)用處理器是InFO_PoP封裝最大客戶。臺(tái)積電2017年開始將InFO_oS技術(shù)應(yīng)用在HPC芯片并進(jìn)入量產(chǎn)，預(yù)估2020年InFO_oS技術(shù)可有效整合9顆芯片在同一芯片封裝中。至于應(yīng)用在人工智慧推論芯片的InFO_MS技術(shù)在去年下半年認(rèn)證通過，可支援1倍光罩尺寸中介層及整合HBM2記憶體。

臺(tái)積電今年則基于InFO技術(shù)再升級(jí)，推出支援超高運(yùn)算效能HPC芯片的SoW封裝技術(shù)，最大特色是將芯片陣列、電源供應(yīng)、散熱模組等整合，利用高達(dá)6層路線重分布（RDL）制程技術(shù)，將多顆芯片及電源分配功能連結(jié)，再直接貼合在散熱模組上，不需採用基板及PCB。

合芯半導(dǎo)體專業(yè)功率器件封裝銷售，時(shí)刻關(guān)注國內(nèi)外封裝技術(shù)發(fā)展變化，提供穩(wěn)定優(yōu)質(zhì)的MOS管（MOSFET）、可控硅、三極管、肖特基的封裝服務(wù)，歡迎國內(nèi)外客戶芯片加工。